Siguiente: 2 EL COMPUTADOR PERSONAL Subir: 1 ARQUITECTURA DE PCs Anterior: 1.1 ARQUITECTURA VON NEUMANN Índice General
Los microprocesadores CISC tienen un conjunto de instrucciones que se caracteriza por ser muy amplio y permitir operaciones complejas entre operandos situados en la memoria o en los registros internos. Este tipo de arquitectura dificulta el paralelismo entre instrucciones, por lo que, en la actualidad, la mayoría de los sistemas CISC de alto rendimiento implementan un sistema que convierte dichas instrucciones complejas en varias instrucciones simples del tipo RISC, llamadas generalmente microinstrucciones.
El nombre CISC apareció por contraposición a RISC cuando apareció esta nueva arquitectura de diseño (finales 1980).
Algunos chips que usan la arquitectura CISC son: Motorola 68000, Zilog Z80 y toda la familia Intel x86 y AMD.
RISC -llamada a veces carga/descarga- es una filosofía de diseño de CPU para computadora que está a favor de conjuntos de instrucciones pequeños y simples que se ejecutan más rápidamente y acceden a registros internos. Esta filosofía proviene del hecho de que muchas de las características de los diseños de las CPU estaban siendo ignoradas por los programas que eran ejecutados en ellas, principalmente por una simplificación de los compiladores que tienden a utilizar siempre las mismas instrucciones. Además, la velocidad del procesador en relación con la memoria de la computadora que accedía era cada vez más alta, por lo que se decidió reducir los accesos a memoria. Esto llevó a la aparición de RISC que utiliza diversas técnicas para reducir el procesamiento dentro del CPU, así como de reducir el número total de accesos a memoria.
Algunos chips que usan la arquitectura RISC son: PA-RISC de HP, MIPS1 en equipos SGI y consolas Nintendo64 y PlayStation; Sun SPARC; Motorola PowerPC o ARM usados en dispositivos móviles Nokia, Nintendo DS, Palm...
|
|
|
| Compiladores más sencillos.
Código más compacto. Facilita la depuración de errores. |
Cada instrucción puede ser ejecutada en un solo ciclo del CPU.
Menos acceso a memoria, accesos a registros del micro. CPU mas rápida. |
Algunas arquitecturas de microprocesador pueden trabajar con ambos formatos (ARM, PowerPC, DEC Alpha, PA-RISC, Arquitectura MIPS), y a veces son referidas como sistemas middle-endian.
Dependiendo de la configuración de la memoria caché el procesador busca los registros primero en L1, después en L2, L3... después en la memoria principal y por último en la memoria virtual (swap).
La memoria caché puede estar configurada como exclusiva -cada registro solo se encuentra en uno de los niveles- (por ejemplo AMD Athlon), estrictamente inclusiva -cada registro de nivel Ln se encuentra replicado en el nivel Ln+1- o si definir (p.e. Intel Pentium 4). En la gestión exclusiva se utilizan tipos y tamaños de registros similares, mientras que en
la gestión estrictamente inclusiva hay más registros de nivel Ln+1 -y generalmente más lentos- que de nivel Ln.
La mayoría de microprocesadores actuales además utiliza tres memorias caché: una para datos, otra para instrucciones y otra para registros TLB (Translation Look-aside Buffer) utilizados para localizar páginas en la memoria principal.
G-Hardware_PC.
 2009-05 Güimi (http://guimi.net)Está permitido copiar, distribuir y/o modificar los documentos bajo los términos de la licencia "Reconocimiento-Compartir bajo la misma licencia 3.0 España" de Creative Commons. Puede ver una copia de esta licencia completa. |